# **EUROPEAN PATENT OFFICE**

## Patent Abstracts of Japan

**PUBLICATION NUMBER** 

63239873

**PUBLICATION DATE** 

05-10-88

**APPLICATION DATE** 

27-03-87

APPLICATION NUMBER

62071499

APPLICANT: HITACHI COMPUT ENG CORP LTD;

INVENTOR:


YAMADA HIDEYUKI:

INT.CL.

H01L 31/12 H01L 23/52

TITLE

: MULTICHIP MODULE



ABSTRACT :

PURPOSE: To improve the reliability of a module by associating a light emitting element or a photodetector with a slave chip and a mother chip to form a signal line with a light between both elements, bonding the slave chip to the mother chip, and forming a power line through bump electrodes.

CONSTITUTION: A mother chip 2 is bonded onto a substrate 1, a slave chip 3 is bonded through bump electrodes 4 on the chip 2, and a light emitting element 5 is associated with the chip 3. The element 5 is associated in the chip 3 by utilizing a bonding pad (electrode) 6 disposed on the periphery of the rectangular chip 3, a bonding metal layer made of a Cr layer 9, a Cu layer 10 and an Au layer 11 is formed on the pad 6, and a semispherical bump electrode 4 is formed of Sn-Pb. A photodetector 20 is associated at a position corresponding to the element 5 at the chip 2.

COPYRIGHT: (C)1988,JPO&Japio

⑬日本国特許庁(JP)

⑩ 特許出願公開

# ⑩公開特許公報(A)

昭63-239873

(5) Int Cl. 4 H 01 L 31/12 識別記号

庁内整理番号 Δ = 7733 = 5 F ❸公開 昭和63年(1988)10月5日

A-7733-5F 8728-5F

審査請求 未請求 発明の数 1 (全5頁)

会発明の名称

願

の出

マルチチツプモジユール

②特 願 昭62-71499

行

**公出** 願 昭62(1987)3月27日

79発明者 山田

We below to the below the below the below the below the below to the below t

神奈川県秦野市堀山下1番地 日立コンピユータエンジニ

アリング株式会社内

神奈川県秦野市堀山下1番地

①出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

日立コンピュータエン ジニアリング株式会社

秀

砂代 理 人 弁理士 小川 勝男 外

外1名

明 細 曹

1. 発明の名称

マルチチップモジェール

- 2. 特許請求の範囲
  - 1. 配舗基板に複数の半導体チャブを当該チャブ の突起電極により接合して成る構造を有するマルチチャブモジュールにおいて、前記半導体チャブの電極部および前記配級基板の当該チャブ の電極部に対応する位置にそれぞれ発光素子または受光素子を組込みして、これら素子により 半導体チャブと配級基板間の信号の入出力を行うようにして成ることを特徴とするマルチテャ
  - 2 信号の入出力が、レザー光により行うように して成る、特許請求の範囲第1項記載のマルテ テップモジュール。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

号の入出力を行うようにしてなるマルチチップモ ジュールに関する。

#### [ 従来の技術]

従来のマルナチップモジュールにおける、子ナップとマザーチップとの接合には、一般に、パンプ(突起電傷)を用いた、いわゆるコントロールド・コラップス・ポンディング(CCB)方式がとられている。

すなわち、当該モジュールの一例は、論理回路 やメモリ回路機能の形成されたSiチップ(子チップ)を、複数、当該チップ内の内部配線と接続 したSn-Pb半球状ペンプの溶験(リフロー)に より、薄膜多層配線Si基板(マザーチップ)に 接合(フェイスダウンポンディング)する。当該 マルチチップモジュールにおいては、上記突起電 極を介して、電源の供給および信号の入出力(I/O)が行われる。

なお、上記のごとき C C B 方式によるマルチチップモジュールについて述べた文献の例としては、 日経マグロウヒル社発行「日経エレクトロニクス」 1984年9月24日号P281~285があげられ、また、CCB方式について述べた文献の例としては、1980年1月15日(株)工業調査会発行日本マイクロエレクトロニクス協会構「IC化実装技術」P81があげられる。

### [発明が解決しようとする問題点]

上記のように、従来例では、突起電極によるCCB方式により、子テップとマザーテップとを接合しており、かつ、電源ラインのみならず信号ラインも当該突起電極を介して接続している。

そのため、当該奨起電極を構成する半田パンプが熱的影響などにより破断した場合、信号ラインの接続が断たれることがある。

本発明は、かかるCCB方式によるマルチチップモジュールにおいて、上記のごとき事態を回避 して当該モジュールの信頼性を向上させることのできる技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

次に、本発明の実施例を図面に基づいて説明する。

基板 1 は、例えば方形の SIC 基板により構成 されている。

マザーテップ 2 は、例えば存<mark>膜多層配線 8 (基</mark> 板により構成されている。

子テップ 8 は、例えばシリコン単結品基板から成り、周知の技術によってこのチップ内には多数の回路素子が形成され、1 つの回路機能が与えられている。回路素子の具体例は、例えばMOSトランジスタから成り、これらの回路素子によって、例えば論理回路およびメモリの回路機能が形成されている。

子チップ3には発光素子5が組込まれている。 第3回に当該子チップ3の要部構成断面図を示す。

#### [問題点を解決するための手段]

本版において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では、子ナップおよびマザーチップに、 発光素子または受光素子を組込むようにして、これら発光素子と受光素子の間で、光による信号ラインを形成するようにし、一方、子ナップとマザーチップとの接合は従来のようにCCB方式により行ない、かつ、当該央超電値を介して電源ラインを形成するようにした。

#### [作用]

このように、CCB方式によるマルチチップモジュールにおいて、その信号ラインを、突起電極を介して形成するのではなく、光により信号のI/Oを行なうようにしたので、従来のごとく突起電 値が破断して信号ラインが 破顔されるということがなくなり、マルチチップモジュールの信頼性を向上させることができる。

#### (実施例)

当該発光素子 5 は、方形の子テップ 3 の周辺に 配設されたポンディング用ペッド部 (電極部) 6 を利用して、当該子テップ 3 の内部に組込みする。

第3図にて、7はデバイス、8はA4電極配線 (内部配線)で、上記パッド部6に、同図に示す ように、Cェ暦9、Cu居10以よびAu居11 よりなる接着用金属値を施した後に、Sn-Pbよ りなる半球状の契起電極4を形成する。

ペット部6の形成は、デバイス7表面のデバイス表面保護院12にホトレジスト技術などにより 次をあけることにより形成できる。

前記のごとく当数パッド部 6 を利用して発光素子 5 を組込みする。

発光素子 5 は、例えば半導体レザーより成る。 第4 図に当該素子 5 の一例構成図を示す。

第4回にて、13はp型半導体、14は接合部、 15はn型半導体、16は電極、17は電極、18 は電景、19はレザー光である。

マザーチップ2には、当該発光素子5に対応する位置に、受光素子20を、第1図に示すように

組込みする。

*. . .* 

受光素子20には、発光素子5から発した光を 電気に変換する働きのある素子であればいかなる ものでも使用できる。受光素子20の例には、P-N接合をもち、光が当ると起電力を生じるような レザー受光素子があげられる。

第 5 図および第 6 図は、本発明の原理を利用したマルチテップモジュールの構成断面図の二三の例を示す。

部5図に示すマルチチップモジュールは、例えば、あらかじめ、子チップ3を、複数、突起電極4のリフローにより接合したマザーチップ2を、 基板1に接合し、マザーチップ2の配線と、 基板1の導体21とを、ポンディング用ワイヤ22により接続し、 放導体21と、外部リード23との間を、当該基板1の内部配線24により接続し、キャップ25を取付けすることにより得られる。

第 6 図に示すマルチチップモジュールは、例えば、先ず、 S I C 基板 1 に S I 配線基板 2 接着用パットのメラライセーションを施し、封止用ガラ

び、リード27を経て外部へと出力される。

本発明では、上記のように、子チップ3とマザーチップ2間の信号の入出力を、発光素子5中受光索子20により、やりとりするようにしたので、 突起電極4の半田疲労などがあり破断があっても、 当該信号ラインを破線することを回避することが でき、マルチナップモジュールの信頼性を向上させることができた。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明はCCB線合方式による半導体装置全般 に適用することができる。

## [発明の効果]

本顧において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとうりである。

本発明によれば、破断の生じ易い突起電極を用

ス28で、リード27とフランジ(枠)28とを接着する。あらかじめ、子チャブ3をフェイスダウンポンディングした31配線蓄板2を、SiC 蓄板1のペッドにヘンダ付けする。Si配線蒜板2の婦子とリード27をポンディング用ワイヤ22によりワイヤポンディング後、キャッブ29を接着し、さらに、フィン30をSIC 蒸板1に接着する。

当該マルチテップモジュールにおける信号の入 出力系統図を第2図に示す。

当該信号のI/Oを第6図に示すモジュールに 従い説明すると、(外部)リード27からの、外 部信号31は、マザーテップ2の入力回路32、 レザー変換回路33を経て、レザー光19に変換 され、子テップ3内に入り、該子テップ3内の電 気信号変換回路34、内部論理回路35、レザー 変換回路36を経て、該子テップ3外にレザー光 19として発光し、該レザー光19を、マザーチップ2が受光し、該マザーテップ2における電気 信号変換回路37および出力回路38を経て、再

いたマルチテップモジュールにおける信頼性を向上させることに成功した。

## 4. 図面の簡単な説明

第1図は本発明の実施例を示す原理図、

第2図は本発明による信号の入出力の一例を示 寸回路系統図。

第3図は本発明の実施例を示す要部断面図、

蘇4図は半導体レザーの一例構成図、


第5図は本発明の実施例を示すマルチチップモ ジュールの構成斯面図、


第6図は本発明の他の実施例を示すマルチチッ ブモジュールの構成断面図である。

1 … 基板、2 … マザーチップ、3 … 子チップ、4 … 突起電極、5 … 発光素子、6 … 電極部、7 … デパイス、8 … 内部配盤、9 … C r 暦、10 … C u 暦、11 … A u 暦、12 … デパイス表面保護膜、13 … p 型半導体、14 … 接合部、15 … n 型半導体、16 … 電極、17 … 電極、18 … 電源、19 … レザー光、20 … 受光素子、21 … 導体、22 … ポンディング用ワイヤ、23 …外部リード、24


- 一内部配線、25 ··・キャップ、26 ··・対止用ガラス、27 ·・・リード、28 ··・枠、29 ··・キャップ、30 ··・フィン、31 ··・外部信号、32 ··· 入力回路。33 ··・レザー変換回路、34 ··・電気信号変換回路、35 ··· 内部論理回路、36 ··· レザー変換回路、37 ··・電気信号変換回路、38 ··· 出力回路。

代理人 弁理士 小川 勝 男





第 2 図



-436**-**

# BEST AVAILABLE COPY

